製品
ソフトウェアオプション

QPHY-DDR2

Teledyne LeCroy QPHY-DDR2 テスト ソリューションは、DDR2 メモリ インタフェースの特性を評価する最良の方法です。 400 MHz、533 MHz、667 MHz、800 MHz、1066 MHz、およびカスタム スピード グレードでの測定が可能な QPHY-DDR2 には、JEDEC 仕様およびインテル JEDEC 仕様補遺で指定されているクロック、電気、タイミングの完全なテストが可能です。

QPHY-DDR2の詳細 下矢印
商品タイトル画像
  • 製品ラインタブ
  • 「概要」タブ
  • 互換性タブ
主な機能

 

  • 400 MHz、533 MHz、667 MHz、800 MHz、1066 MHz、および DDR2 信号のカスタム スピード グレードのテストのサポート
  • 多くのサイクルを計測し、多数の統計サンプルに基づくことにより、DDR2インタフェースの信頼性をあげる最速の方法
  • トレース ラベルや関連する電圧レベルを含む、完全に注釈が付けられた最悪ケースの測定スクリーンショットをキャプチャし、レポートに表示
  • ”Stop on test/failure” 機能により、ユーザーは特定のテストで一時停止し、オシロスコープのディスプレイで計測値を確認可能
  • JESD79-2E および JESD208 JEDEC 仕様、インテル DDR2 667/800 JEDEC 仕様補遺 Rev. 1.1 およびインテル DDR2 400/533 JEDEC 仕様補遺 Rev. 1.0 で記述されているテストを完全にカバー

Teledyne LeCroy QPHY-DDR2 テスト ソリューションは、DDR2 メモリ インタフェースの特性を評価する最良の方法です。 400 MHz、533 MHz、667 MHz、800 MHz、1066 MHz、およびカスタム スピード グレードでの測定が可能な QPHY-DDR2 には、JEDEC 仕様およびインテル JEDEC 仕様補遺で指定されているクロック、電気、タイミングの完全なテストが可能です。

Teledyne LeCroy QualiPHY プラットフォームは、設定容易なユーザーインターフェイスを提供し、カスタム テストとリミット値の選択を可能にし、適切な接続を確保するためにユーザーに接続図を表示、該当するそれぞれの最悪ケースのスクリーンショットを含むすべての結果を含むレポートを生成します。さらに、QPHY-DDR2 によってテストされたすべての波形を保存して、情報を簡単に共有したり、後でテストを再実行したりすることができます。

QPHY-DDR2 を使用すると、ユーザーは DDR2 インタフースで最高レベルの信頼性あるテスト結果を得ることができます。 DDR2 測定ではばらつきが大きいため、多数のサイクルを測定することが重要です。 非常に短い時間内に多数のサイクルを測定することにより、ユーザーは測定の真の最大点と最小点を捉えていることを確信できます。

QPHY-DDR2 は、DDR2 信号の自動特性評価に加えて、オシロスコープ内で DDR2 信号の強力なデバッグ機能も有効にします。 オシロスコープ内の高度なシリアル データ ツールをすべて使用すると、障害の根本原因を迅速かつ簡単に見つけることができます。 これらには、SDA II、Eye Doctor™ II、WaveScan™ などが含まれます。

クロックテスト–これらのテストは、適切なJEDEC仕様で説明されているようにすべてのクロックテストを実行します。 これらには、平均クロック周期、絶対クロック周期、平均高/低パルス幅、絶対高/低パルス幅、半周期ジッタ、クロック周期ジッタ、サイクル間ジッタ、およびn周期テスト累積エラーが含まれます。

電気テスト–これらのテストは、DDR2信号の電気的特性を計測します。 上に示したように、SoutRテストは、データ、ストローブ、およびクロック信号のスルーレートを計測します。 1000を超えるスルーレート測定が実行され、最悪ケースの波形が画面に表示されました。 画面を解釈しやすくするために、信号には信号名の注釈が付けられています。 さらに、カーソルを使用して、スルーレートが計測された電圧レベルをユーザーに示します。

タイミングテスト – これらのテストは、特定の DDR2 イベント間のタイミング関係を検証します。 上に示すように、tDQSCK テストは、クロック信号からのストローブ出力アクセス時間が、適切な JEDEC 仕様で指定された制限内にあることを検証します。 このテストでは、5000の tDQSCK 計測がすべての DDR2 Readバーストに対して実行され、最悪ケースの波形が画面に表示されました。

アイパターン – アイパターンは、シリアルデータ信号をデバッグするための強力なツールです。 QPHY-DDR2 を使用すると、ユーザーはReadデータバーストとWriteデータバーストの両方のアイパターンを作成して、データがレシーバーによって適切にサンプリングされるように信号の完全性が十分であることを確認できます。

QualiPHYには多くの事前設定されたコンプライアンス構成がありますが、ユーザーが独自の構成とリミット値セットを作成することもできます。

接続図が出て、必要な接続を行うようにユーザーに促します。

コンプライアンスレポートには、テストされたすべての値、該当するテストリミット、画面キャプチャが含まれています。 コンプライアンスレポートは、HTML、PDF、またはXMLとして作成できます。

QualiPHY

QualiPHY は、高速シリアル バスでコンプライアンス テストを実行するために必要な時間、労力、および専門知識を削減するように設計されています。

  • 各セットアップについてユーザーをガイド
  • 関連するテスト手順に従って各測定を実行
  • 各計測値を該当する仕様限界と比較
  • すべての結果を完全にドキュメント化
  • QualiPHYは、常にユーザーが正しい方法でテストを実行するのに役立ちます

 

仕様

クロック・テスト
tCK(avg) – 平均クロック周期
tCH(avg) – 平均高パルス幅
tCL(avg) – 平均低パルス幅
tCK (abs) – 絶対クロック周期
tCH(abs) – 絶対高パルス幅
tCL(abs) – 絶対的な低パルス幅
tJIT(duty)–半周期ジッタ
tJIT(per) – クロック周期ジッター
tJIT(cc)–サイクルツーサイクル周期ジッタ
tERR(n per) – 累積誤差

高度なデバッグ
Readサイクルでのデータとストローブのアイパターン
Writeサイクルでのデータとストローブのアイパターン

電気テスト
SlewR – 入力立ち上がりエッジスルーレート
SlewF – 入力立ち下がりエッジのスルーレート
VIH(ac) – AC 入力ロジック High
VIH(dc) – DC 入力ロジック High
VIL(ac) – AC 入力ロジック Low
VIL(dc) – DC 入力ロジック Low
VSWING – 入力信号の最大値
ピーク to ピークスイング
SoutR –出力立ち上がりスルーレート
SoutF –出力たち下がりスルーレート
tSLMR – 出力スルーレート整合率
ACオーバーシュートのピーク振幅
VDDQ を超える AC オーバーシュート領域
ACアンダーシュートのピーク振幅
VSSQ 下の AC アンダーシュート領域
VID(ac) – AC 差動入力電圧
VIX(ac) – AC 差動入力クロスポイント電圧
VOX(ac) – AC 差動出力クロスポイント電圧

タイミング・テスト
tHZ(DQ)– CK / CK#からのDQハイインピーダンス時間
tLZ(DQ)– CK / CK#からのDQローインピーダンス時間
tLZ(DQS)– CK / CK#からのDQSローインピーダンス時間
tHP –CK半パルス幅
tQHS –DQホールドスキューファクタ
tQH – DQS からの DQ/DQS 出力ホールド時間
tDQSH –DQS入力のハイパルス幅
tDQSL –DQS入力のローパルス幅
tDSS – DQS 立ち下がりエッジから CK セットアップ時間まで
tDSH – CKからのDQS立ち下がりエッジホールド時間
tWPRE –Writeプリアンブル
tWPST –Writeポストアンブル
tRPRE –Readプリアンブル
tRPST –Readポストアンブル
tDQSQ – DQS と DQ 間のスキュー
tDQSS – クロックエッジへの DQS ラッチ遷移
tDQSCK – CK/CK# からの DQS 出力アクセス時間
tAC – CK/CK# からの DQ 出力アクセス時間
tDS(base) – DQ および DM 入力セットアップ時間
tDH(base) – DQ および DM 入力ホールド時間
tIS(base) – アドレスおよび制御入力セットアップ時間
tIH(base) – アドレスおよび制御入力ホールド時間
tDS1(base) – DQ および DM 入力セットアップ時間 (シングルエンド ストローブ)
tDH1(base) – DQ および DM 入力ホールド時間 (シングルエンド ストローブ)