DDR および LPDDR メモリのコンプライアンス テストとデバッグ

基本動作の確立、信号のチェック、応答の検証は、開発ボードの初期起動時の基本となります。これは、信号が正しく見えるかどうか、信号が通信しているかどうか、コマンドバスが動作しているかどうか、電圧とタイミングの設定が適切な誤差の大きさであるかどうか、チャンネルがリードとライトの両方のパケットを示しているかどうかを知ることを意味します。これらの初期段階は非常に重要であり、メモリ設計のこの段階のためだけに作られたシンプルな専用ツールが必要となります。それにはコンプライアンステストではなく、それ以上の機能が必要となります。

• DRAM (READ) またはコントローラー (WRITE) からの信号は正しく見えるか？
• 初期電圧とタイミングの詳細は正しい場所にあるか？
• コマンドバスは正しく通信してるか？

JEDEC では、DDR 測定を DRAM のボール（BGA）、つまり画像のテスト位置 1 で行うことを指定しています。プローブの位置が現在#2（インタポーザ）または#3（ミッドバスまたはVIA）である場合、DDR検証または測定を開始する前に、プローブの位置を仮想的に移動することができます。

• インタポーザやライザーのあるT点を含んだ.2SP、.3SP、.6SPのSパラメータ・ファイルをデエンベッド
• バーチャル・プロービングでは、プローブ・ポイントをメモリ・コントローラに移動し、歪んだREADパケットを解析可能
• バス中間のプロービング位置に起因する問題を除去

反射などのプロービングセットアップ誤差は、DDR設計品質と混同されることがあります。テレダイン・レクロイの Virtual Probe@Receiver を使用すると、反射を除去し、実際のDDR設計性能をより正確に把握することができます。

• バーチャル・プローブ(VP@RCVR)によりレシーバ端での終端の問題を解決

Teledyne LeCroy の HDA125 ロジック アナライザは、DDR コマンド アドレスをデジタルでプローブし、他の信号用のアナログ オシロスコープ チャネルを確保します。 DDR プロトコルのデコードとトリガーをこれらのデジタル プローブ信号に使用して、DDR アクティビティとデータ信号を分離してデバッグを高速化できます。 HDA125 ロジック アナライザーは、デコードおよびトリガー用に最高の 8400 MT/s DDR5 CMD アドレス ラインをサポートします。

• 業界限定 DDR5 までのデコードとトリガー
• JEDEC のコマンド真理値表をデコードする
• より適切な R/W 分離を実行し、コマンド バスがパケットの位置を認識します。
• チャンネル上のオーバーレイ R/W ビジュアル

開発品の初期電源投入からコンプライアンスまでの推奨

自動DDRコンプライアンスソフトウェア